

PCI Express Solutions

Completed Test Compliance Package

03年5月1日 出荷開始



SIA-3000

ウェーブクレスト株式会社


TEL:03-5960-5770 info@wavecrestkk.co.jp

PCI
EXPRESS™

PCI Express ソリューション

Characterization and validation

- Quantify DCD&ISI to determine the effects of bandwidth limitations



intel.



WAVECREST

Page 48

Intel Developer Forum

Characterization and validation

- Spectral view of Rj and Pj
- Quantify the magnitude and frequency of Pj to determine effects of crosstalk



intel.



WAVECREST

Page 49

Intel Developer Forum

Characterization and validation

- Quantify Tj down to 10^{-16} BER in seconds



intel.



WAVECREST

Page 50

Intel Developer Forum

システム性能に対する要求には終わりがありません。インターネットに対するユーザの要求は1000倍以上もの性能向上が望まれています。このような状況の中で、すべてのアプリケーションに於いて大容量のデータ転送を実現するために既存のデータバスの性能を超えるシステムが要求されています。例えばインテル社が提唱するPCI Expressです。このインターフェイスは既存のPCIバスと互換性があるためユーザは、アプリケーションやドライバを書き換えることなく移行することができます。しかしPCI Expressをベースとするシステムを構築したり、デバイスを開発するためには様々なシグナルインテグリティの問題を解決していく必要があります。

PCI Expressは、PCI/PCI-Xバスの33/133Mhzのマルチドロップ・パラレル方式に対して2.5Gbpsのシリアル・チャンネルをベースにして最大32レーンまでの拡張が可能でありそのデータレートは、80Gbpsを実現することとなります。この複数レーン構成により、スケーラブルな拡張が可能であると同時に厳密なシグナルインテグリティでの評価が必要なのです。


WAVECREST社はPCI Expressが最初に提案されて以来、PCI-SIGのメンバーとして深く関わってきました。そしてこれらの経験と知識は、infinibandやSATAなどの評価環境の提案にもいかされ最も理想的なソリューションを提供する立場にあります。

2002年10月、米国サンノゼ市において開催されましたインテルデベロッパーフォーラムに於きましても最新のテクノロジーを提供する企業として発表を行っています。

Brief Introduction to PCI Express


PCI EXPRESS™

Today's Platform




Diverging Requirements for Each of the Interconnects
Next Generation I/O bus should replace most of the inside-the-box interconnects

PCI Express Physical Layer




- Formerly known as 3GIO
- Point to point differential interconnect
- Low Voltage Signaling
- Two unidirectional links
- Bit rate: $\geq 2.5\text{Gb/s/lane/dir}$
- Embedded clock signaling with 8b/10b encoding
- Scalable bandwidth: x1, x2, x4, x8, x12, x16, x32


Physical Layer



Server Platform Example




Client Platform Example



Brief Introduction to PCI Express

Signal Amplitude



SIA-3000 PCI Express Compliance Package

- コンプライアンスに必要な全てのパラメータを瞬時に測定し、Pass/Failを表示
 - Two A25 cards or A45 cards
 - One PM-50
 - One Clock Recovery board
 - GigaView Software with New PCI Express Tool

Key Test Items for PCI Express

- Bit Time: 399.88 ~ 400.12ps
- $V_{\text{TX-DIFF}_{p-p}}$ (differential peak to peak voltage): 800mV ~ 1.2V
- $V_{\text{TX-DE-Ratio}}$ (de-emphasized voltage ratio): -3 ~ -4dB
- $T_{\text{TX-Eye}}$ (min. TX eye width): $> .7UI$
- $T_{\text{TX-Eye-Median-to-Max-Jitter}}$ (10^{-12} BER measurement): $< .15UI$
- $T_{\text{TX-Rise}} / T_{\text{TX-Fall}}$ (rise/fall time): $.125UI \sim .4UI$
- $L_{\text{TX-Skew}}$ (lane-to-lane output skew): $< 500ps$
- $Z_{\text{TX-Diff-DC}}$ (DC differential impedance) : 90 ~ 100 ohm
- $Z_{\text{TX-Match-DC}}$ (D+ /D- TX impedance matching): -5 ~ +5 ohm
- Eye Mask

VOLTAGE MEASUREMENT SUMMARY

Quantity	Specification	Measured	Pass/Fail?
VTX-DIFFp-p	0.8V-1.2V	1.24751V	FAIL
VTX-DE-Ratio	-4dB-3dB	-3.45dB	PASS
D+ TTX-Rise	>50ps	89ps	PASS
D- TTX-Rise	>50ps	78ps	PASS
D+ TTX-Fall	>50ps	82ps	PASS
D- TTX-Fall	>50ps	46ps	FAIL

TIMING MEASUREMENT SUMMARY

Quantity	Specification	Measured	Pass/Fail?
UI	399.88ps-400.12ps	400.067ps	PASS
TTX-EYE	>0.7UI	0.880491UI	PASS
TTX-Median to Max	<0.15UI	0.053375UI	PASS

ADDITIONAL VALUES

DCD+ISI: 9.331ps
DJ (pk-pk): 19.843ps
RJ (1-sigma): 2.087ps

